Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
薄膜多層配線及びその製造方法 - 株式会社日立製作所
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社日立製作所

発明の名称 薄膜多層配線及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−21234
公開日 平成6年(1994)1月28日
出願番号 特願平4−200202
出願日 平成4年(1992)7月6日
代理人 【弁理士】
【氏名又は名称】中本 宏
発明者 深田 晋一 / 諏訪 元大 / 工藤 一恵 / 峯村 哲郎
要約 目的
スル−ホ−ル配線と下部配線層との接続部の信頼性が確保され、同時にスル−ホ−ル周辺での配線と絶縁層との剥離防止に有効な配線構造を有する薄膜多層配線とその形成法を提供する。

構成
基板上に形成された、下部配線層11、層間絶縁層53、上部配線層51及びスル−ホ−ル配線10よりなる多層配線を、下部配線層11、スル−ホ−ル配線層10を順次膜形成後、ホトリソグラフィー技術によりスル−ホ−ル配線用マスク層と下部配線パターン層を順次異なる材料で形成し、エッチング技術によりスル−ホ−ル配線層に下部配線パターンを転写後下部配線パターン層のみ除去し、下部配線層11をこの転写された下部配線パターンをマスクとしてまたスル−ホ−ル配線10をスル−ホ−ル配線用マスク層をマスクとしてエッチング形成することにより、異種金属の接続面をスル−ホ−ル底面から隔てかつ逆テーパのスル−ホ−ル配線を有する構造とする。
特許請求の範囲
【請求項1】 基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線において、該スルーホール配線の上部配線層との接触面積が下部配線層との接触面積より小さく、かつスルーホール配線内の少なくとも1ケ所でその断面積が極小となることを特徴とする薄膜多層配線。
【請求項2】 基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線において、前記下部配線層及び/又はスルーホール配線が2層以上の積層構造を有し、下部配線層の最上層とスルーホール配線の最下層が同一物質の膜より成り、かつ該スルーホール配線の上部配線層との接触面積が下部配線層との接触面積より小さいことを特徴とする薄膜多層配線。
【請求項3】 基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線において、該スルーホール配線が2層以上の積層構造を有しその最下層と下部配線層の最上部が同一物質の膜より成り、かつスルーホール配線の断面積が最下層で最大であり、最下層を除くスルーホール配線の断面がその最下層の断面内に重なることを特徴とする薄膜多層配線。
【請求項4】 基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線において、該スルーホール配線の上部配線層との接触面積が下部配線層との接触面積より小さく、かつ層間絶縁層が2種以上の絶縁体膜の積層構造で成り、その中の最下層の絶縁体膜が、下部配線層側壁及び上面とスルーホール配線側壁を覆いその膜厚が下部配線層の膜厚より小さいことを特徴とする薄膜多層配線。
【請求項5】 請求項1〜4のいずれか1項記載の薄膜多層配線において、少なくとも下部配線層と上部配線層の一部が、Cu又はCuを主成分とする合金より成る単層膜もしくはCu又はCuを主成分とする合金より成る膜を一部含む積層膜であることを特徴とする薄膜多層配線。
【請求項6】 基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線の製造方法において、基板上に下部配線層、導電体より成るエッチングストッパ層、スルーホール配線層を順次形成後、レジスト層又はマスク層にスルーホール配線パターンを転写しスルーホール配線用マスク層を形成した後、その上にスルーホール配線用マスク層と異なる材料より成る下部配線パターン層を形成する工程と、スルーホール配線層及びエッチングストッパ層を順次前記下部配線パターンに加工後、マスクとして使用した下部配線パターン層のみ除去し、下部配線層をこの下部配線パターンに加工されたスルーホール配線及びエッチングストッパ層をマスクとして基板までエッチングし、またスルーホール配線をスルーホール配線パターンに加工されたスルーホール配線用マスク層をマスクとしてエッチングストッパ層内までエッチングし、下部配線層とスルーホール配線を加工成型する工程と、形成された配線上に層間絶縁層を形成後スルーホール配線と上部配線層との接続を確保するため層間絶縁層のエッチバックによりスルーホール配線上の層間絶縁層を除去し、その後に上部配線層を形成する工程とを有することを特徴とする薄膜多層配線の製造方法。
【請求項7】 基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線の製造方法において、基板上に下部配線層、スルーホール配線層を順次形成後、レジスト層又はマスク層にスルーホール配線パターンを転写しスルーホール配線用マスク層を形成した後、その上にスルーホール配線用マスク層と異なる材料より成る下部配線パターン層を形成する工程と、スルーホール配線層及び下部配線層を前記下部配線パターンに加工後マスクとして使用した下部配線パターン層のみ除去し、スルーホール配線をスルーホール配線パターンに加工されたスルーホール配線用マスク層をマスクとしてエッチングし、下部配線層とスルーホール配線を加工成型する工程と、形成された配線上に層間絶縁層を形成後スルーホール配線と上部配線層との接続を確保するため層間絶縁層のエッチバックによりスルーホール配線上の層間絶縁層を除去し、その後に上部配線層を形成する工程とを有することを特徴とする薄膜多層配線の製造方法。
【請求項8】 請求項1〜5のいずれか1項記載の薄膜多層配線を用いて配線したことを特徴とする半導体装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、薄膜多層配線に関するものであり、特に高速動作の必要な半導体集積回路素子に好適な構造を有する薄膜多層配線及びその製造方法に関するものである。
【0002】
【従来の技術】従来スルーホール配線を使用した薄膜多層配線においては、下部配線層上に形成した層間絶縁層にドライエッチング技術でスルーホールを開口し、そこに選択W−CVD技術等で選択的にスルーホール配線を形成していた。しかしながらこの方法で形成されるスルーホールはスルーホール径が底部にいくほど小さくなり、最善の場合でも垂直なスルーホールしか形成できない。それに対し特開昭52−130292号公報に記載のようにリフトオフ法で薄膜多層配線を形成する場合には、スルーホール径が底部にいくほど大きくなるいわゆる逆テーパのスルーホールを比較的容易に形成できる。しかし、下部配線層とスルーホール配線の界面はプロセスに起因した汚染が残り、電気的な接続に対する信頼性は十分ではない。
【0003】
【発明が解決しようとする課題】薄膜多層配線において、上下の配線層以外にスルーホール配線を導入する場合にはこのスルーホール配線と上下の配線層との接続部の信頼性、特に下部配線層との接続部の信頼性確保が最大の課題となる。これは、層間絶縁層に形成した深い接続孔の底部で電気的接続を取る場合に代表されるように接続面のクリーニングが困難であること、スルーホール配線をカバレジ性よく形成することが困難であることの2点から接続抵抗が高くなったり下部配線層との接着性が低下したりするためである。そのため、信頼性の面では下部配線層とスルーホール配線の接続面積は大きい方が望ましい。一方、上部配線層との接続部では上部配線層がスルーホール配線との接続面を完全に覆っていないと上部配線層をパターニングする際にスルーホール配線までエッチングしてしまうため、スルーホール配線上面の面積があまり大きいと問題となる。以上の点から、スルーホール配線の形状は逆テーパ型の方が有利といえる。しかし、その実現のためには配線の微細化に適した逆テーパ型のスルーホール配線の構造及び形成法が必要である。
【0004】さらにW、Cu等の層間絶縁層との接着性に乏しい金属が配線材料として用いられつつあり、スルーホール周辺の配線形状が複雑な部分では熱サイクル等の負荷により層間絶縁層との接着面が剥離し不良発生の一因となっており、配線と絶縁層との剥離防止も重要な課題となっている。以上の様な状況から本発明では、スルーホール配線と下部配線層との接続部の信頼性が確保され同時にスルーホール周辺での配線と絶縁層との剥離防止に有効な構造を有する多層配線を提供するとともに、その薄膜多層配線の製造方法を提供することを目的とする。とりわけ加工寸法が1ミクロン以下の半導体集積回路素子配線に好適な構造を有する多層配線及びその製造方法の提供を目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するために、本発明では、基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線において、該スルーホール配線の上部配線層との接触面積が下部配線層との接触面積より小さく、かつスルーホール配線内の少なくとも1ケ所でその断面積が極小となることとしたものである。また、本発明では、基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線において、前記下部配線層及び/又はスルーホール配線が2層以上の積層構造を有し、下部配線層の最上層とスルーホール配線の最下層が同一物質の膜より成り、かつ該スルーホール配線の上部配線層との接触面積が下部配線層との接触面積より小さいこととしたものである。
【0006】更に、本発明では、基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線において、該スルーホール配線が2層以上の積層構造を有しその最下層と下部配線層の最上部が同一物質の膜より成り、かつスルーホール配線の断面積が最下層で最大であり、最下層を除くスルーホール配線の断面がその最下層の断面内に重なることとするか、又は、前記スルーホール配線の上部配線層との接触面積が下部配線層との接触面積より小さく、かつ層間絶縁層が2種以上の絶縁体膜の積層構造で成り、その中の最下層の絶縁体膜が、下部配線層側壁及び上面とスルーホール配線側壁を覆いその膜厚が下部配線層の膜厚より小さいこととしたものである。前記薄膜多層配線において、少なくとも下部配線層と上部配線層の一部は、Cu又はCuを主成分とする合金より成る単層膜もしくはCu又はCuを主成分とする合金より成る膜を一部含む積層膜であるのがよい。
【0007】上記他の目的を達成するために、本発明では、基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線の製造方法において、基板上に下部配線層、導電体より成るエッチングストッパ層、スルーホール配線層を順次形成後、レジスト層又はマスク層にスルーホール配線パターンを転写しスルーホール配線用マスク層を形成した後、その上にスルーホール配線用マスク層と異なる材料より成る下部配線パターン層を形成する工程と、スルーホール配線層及びエッチングストッパ層を順次前記下部配線パターンに加工後、マスクとして使用した下部配線パターン層のみ除去し、下部配線層をこの下部配線パターンに加工されたスルーホール配線及びエッチングストッパ層をマスクとして基板までエッチングし、またスルーホール配線をスルーホール配線パターンに加工されたスルーホール配線用マスク層をマスクとしてエッチングストッパ層内までエッチングし、下部配線層とスルーホール配線を加工成型する工程と、形成された配線上に層間絶縁層を形成後スルーホール配線と上部配線層との接続を確保するため層間絶縁層のエッチバックによりスルーホール配線上の層間絶縁層を除去し、その後に上部配線層を形成する工程とを有することとしたものである。
【0008】また、本発明では、基板上に形成された、下部配線層、層間絶縁層、及び上部配線層と上下の配線層間の導通のために層間絶縁層中に形成されたスルーホール配線よりなる薄膜多層配線の製造方法において、基板上に下部配線層、スルーホール配線層を順次形成後、レジスト層又はマスク層にスルーホール配線パターンを転写しスルーホール配線用マスク層を形成した後、その上にスルーホール配線用マスク層と異なる材料より成る下部配線パターン層を形成する工程と、スルーホール配線層及び下部配線層を前記下部配線パターンに加工後マスクとして使用した下部配線パターン層のみ除去し、スルーホール配線をスルーホール配線パターンに加工されたスルーホール配線用マスク層をマスクとしてエッチングし、下部配線層とスルーホール配線を加工成型する工程と、形成された配線上に層間絶縁層を形成後スルーホール配線と上部配線層との接続を確保するため層間絶縁層のエッチバックによりスルーホール配線上の層間絶縁層を除去し、その後に上部配線層を形成する工程とを有することとしたものである。
【0009】上記のように、薄膜多層配線は、基板上に下部配線層、エッチングストッパ層、スルーホール配線層、スルーホール配線用マスク層を順次形成後、ホトリソグラフィ−及びエッチング技術によりスルーホール配線用マスク層にスルーホール配線パターンを転写した後、その上にスルーホール配線用マスク層と異なる材料より成る下部配線パターン層をホトリソグラフィ−技術もしくはホトリソグラフィ−及びエッチング技術により形成する工程と、エッチング技術によりスルーホール配線層及びエッチングストッパ層を順次前記下部配線パターンに加工後、マスクとして使用した下部配線パターン層のみ除去し、下部配線層をこの下部配線パターンに加工されたスルーホール配線及びエッチングストッパ層をマスクとして基板まで、またスルーホール配線パターンに加工されたスルーホール配線用マスク層をマスクとしてエッチングストッパ層内までエッチングし、下部配線層とスルーホール配線を加工成型する工程と、形成された配線上に層間絶縁層を形成後、スルーホール配線と上部配線層との接続を確保するためのスルーホール配線上の層間絶縁層の除去工程を、層間絶縁層のエッチバックによりホトリソグラフィ−技術を用いることなく行い、その後に上部配線層を形成する工程を経て多層配線を形成することにより製造される。本発明の薄膜多層配線は、半導体装置の配線用として好適に用いることができる。
【0010】
【作用】これまで逆テーパのスルーホールは、リフトオフ法により下部配線層上の目的の位置に直接スルーホール配線を形成し実現してきた。しかし、この方法ではスルーホール配線との接続面は下部配線層上面と同一面とならざるを得ない。この場合、下部配線層と層間絶縁層の熱膨張係数差から生じる横方向の応力が直接接続面にかかることになる。これに対し、本発明の構造によれば異種物質界面は下部配線層上面と同一面となることがなく、横方向の応力が直接界面にかかることがない。そのため、従来に比べ接続面の剥離による不良を大幅に減少でき信頼性を高めることができる。さらに、スルーホール配線の断面積が極小となる部分をスルーホール内に有する形状とすることで、その部分でスルーホール配線/層間絶縁層界面を固定し、上下へのズレを防止しスルーホール配線の剥離を防止することができる。この機構は、たとえスルーホール配線との接続面が下部配線層上面と同一面であってもそれが同種物質界面であれば、界面での接着力が強いため有効である。
【0011】一方、リフトオフ法のようにスルーホール配線を層間絶縁層より先に形成するプロセスでは、層間絶縁層形成後にスルーホールを開口する通常のLSI製造プロセスと異なり、層間絶縁層形成時に発生する応力がスルーホール配線にかかることになる。そのため、層間絶縁層の形成法にも配慮が必要である。すなわち、下部配線層とスルーホール配線を形成した後にその全体を覆う層間絶縁層を形成するものである。さらにこの層間絶縁層を積層構造とし、まず下部配線層膜厚より薄い絶縁層を形成し予め下にある配線層を保護及び固定した後、さらに平坦化層間絶縁膜を形成するものである。異種の絶縁膜を使用することにより発生する応力の方向を分散し、特定部位への応力の集中を防ぐ機能も有している。
【0012】また、本発明による多層配線の製造方法では、基板上に下部配線層、スルーホール配線層を順次膜形成した後にパターニング工程によりスルーホール配線及び下部配線層を形成する。そのため、下部配線層とスルーホール配線との接続部は膜形成時にすでに形成されており、パターニング工程等での接続面の汚染、スルーホール配線のカバレジ不足等、従来接続部の信頼性低下の原因となっていた因子が存在せず、従来技術に比べスルーホール配線と下部配線層との接続部の信頼性が確保される。この本発明による多層配線の製造方法は、特に配線材料にCuもしくはCu合金を使用する場合に有効である。Cu配線ではドライエッチングダメージ等の表面の汚染層の除去が従来のAl配線の場合に比べ困難であり、下部配線層とスルーホール配線との接続部が膜形成時にすでに形成される本発明の製造方法が特に効果が大きい。配線材料にCuを用いることにより、Al配線に比べ配線抵抗を小さくできるため、半導体装置の高速化に効果がある。
【0013】また、本発明による多層配線の製造方法では、スルーホール配線がマスクとして働くので、その下の下部配線層はエッチングされず、セルフアラインが可能であり、下部配線層にはスルーホール配線との合わせのためのドッグボーン部はなくともよい。また、スルーホール配線と上部配線層の接続部の面積を小さくできるため、スルーホール配線と上部配線層の合わせにも余裕が生まれ、やはりドッグボーン部を小さくするもしくはなくすることができる。このように、上下のパターン合わせに要する面積を小さくできるため、配線の高集積化に有利であり、特に高集積化の要求の強い半導体集積回路素子の製造に効果がある。
【0014】
【実施例】以下、本発明を図面を用いて具体的に説明するが、本発明はこれらに限定されない。
実施例1以下、本発明の実施例を図により説明する。図1は本発明による多層配線の断面図であり、図2はその製造方法を示す図である。図2において、(a)、熱酸化SiO2 膜(2)800nmを形成したSi基板(1)上に、DCマグネトロンスパッタ法で基板と下部配線層の間の接着層となるW膜(3)50nm、下部配線層となるCu膜(4)500nm、エッチングストッパ層となるW膜(5)300nm、スルーホール配線となるCu膜(6)800nmを順次形成する。さらに、プラズマCVD法でスルーホール配線用マスク層となる窒化珪素(SiN)膜(7)300nmを形成する。次いで、(b)、ホトリソグラフィー技術及びCF4 ガスを用いるドライエッチング技術によりこのSiN膜(7)をパターニングし、スルーホール配線用マスク層(8)を形成する。さらにホトリソグラフィー技術により、下部配線層パターンの転写されたホトレジスト層(9)を形成する。
【0015】次いで、(c)、ホトレジスト層(9)をマスクとしてArイオンミリング技術により、Cu膜(6)及びW膜(5)に下部配線層パターンを転写する。ミリング中にダメージを受けやすいホトレジストの代わりに、下部配線層パターンマスクにはTiN、W等の金属膜を形成し、これにホトリソグラフィー及びドライエッチング技術を用いて下部配線層パターンを転写し使用してもよい。マスクとして使用後この金属膜はドライエッチング法で除去する。又は、(c−2)、Cu膜(6)及びW膜(5)の加工が終了した後もさらにミリングを続け、Cu膜(4)、W膜(3)まで加工し、下部配線層(11)まで形成してしまうことも可能である。ただし、この方法では下地であるSiO2膜(2)に対するミリングダメージが大きくなるので(c)の場合よりSiO2膜(2)を厚くする必要がある。
【0016】次いで、(d)、O2 アッシャ処理もしくは有機溶媒での洗浄によるホトレジスト層(9)除去の後、表面に残ったスルーホール配線用マスク層(8)をマスクとしてCu膜(6)をArイオンミリング技術により加工し、スルーホール配線を形成する。WのミリングレートはCuの1/3以下と小さいため、Cu膜(6)に対しオーバーミリングし、エッチングストッパ層であるW膜(5)の膜中でミリングを止めることが可能である。W膜(5)は200nmミリングし、100nmを残す。この工程でCu膜(6)及びW膜(5)の一部はスルーホール配線(10)に加工される。同時に、Cu膜(4)及びW膜(3)は下部配線層パターンが転写されているW膜(5)をマスクにミリング加工され、W膜(5)、Cu膜(4)及びW膜(3)で構成される下部配線層(11)が形成される。次に、(e)、層間絶縁層としてECR−プラズマCVD法でSiN膜(12)200nm、SiO2 膜(13)1800nmを形成する。ECR−プラズマCVD法には形成する絶縁膜を平坦化する働きがあり、配線上のSiO2 膜厚が他の部分より厚くできる。
【0017】次に、(f)、CF4 ガスを用いたドライエッチング技術により、スルーホール配線(10)の表面が露出するまでSiO2 膜(13)、SiN膜(12)及びSiNより成るスルーホール配線用マスク層(8)をエッチバックし、その上に上部配線層を形成する。この上部配線層上にさらに多層配線を形成する場合には、DCマグネトロンスパッタ法でSiO2 膜(13)と配線層の間の接着層となるW膜(14)50nm、配線層となるCu膜(15)500nm、エッチングストッパ層となるW膜(16)300nm及びスルーホール配線となるCu膜(17)800nmを順次形成し、(a)からの工程を繰り返す。本実施例では配線材料にCuを用いたが、耐食性、耐酸化性を向上させるためにCuに1原子%以下のNi、Zr、Cr等の元素を添加した合金を使用することも可能である。
【0018】本実施例で形成されるスルーホール配線(10)の形状は、スルーホール配線形成時のミリングイオンの入射角が80°では配線の上下の面積比は4:5程度だが、入射角が60°の場合には2:3となり、入射角を調整することにより、必要なスルーホール配線の形状を得ることができる。また20%ミリング時間を長くすることにより、同じ入射角80°の場合でもスルーホール配線内にその断面積が極小となる部分(61)をつくることができる。ただしこの場合、エッチングストッパ層(5)がすべてミリングされてしまわないように注意する必要がある。同様の構造はミリング中にミリングイオンの入射角を変えることによっても達成できる。例えばミリング時間の80%を入射角80°で残り20%を入射角60°で加工してもよい。単純な逆テーパ型のスルーホール配線では剥がれが生じると完全に浮き上がってしまうのに対しスルーホール配線内に断面積が極小となる部分がある場合にはその部分での押さえつけ効果があり完全な剥離は生じず剥離に起因した不良を防止できる。
【0019】スルーホール配線の加工に際しては、スルーホール配線は周囲に広く空間ができるので、シャドーイング効果が小さくミリング法による微細加工に有利であり、スルーホール配線が厚くアスペクト比が2以上と高くなっても加工できる。一方、下部配線層はライン:スペースが1:1程度の密なパターンだが、配線の断面形状は膜厚:配線幅=1:1程度でありミリング法により十分加工できる。
【0020】層間絶縁層としてはPSG(リン珪酸ガラス)やプラズマCVD−SiO2 の単層膜の代わりに、ECR−プラズマCVD−SiN膜(12)とECR−プラズマCVD−SiO2 膜(13)の積層膜を使用した。これはCuとPSGやSiO2 との接着性が乏しいことと、一度にあまり厚い絶縁膜を形成すると剥がれやすいことの二つの原因による。特に本発明では、従来技術の2回分の厚さの絶縁膜を1回で形成するため、2ステップで膜形成する必要がある。すなわち、下部配線層の膜厚より小さい膜厚の一層目をまず形成する。この膜厚は従来技術で剥がれを生じない範囲であり、これにより配線と絶縁層の接着性が確保される。この上に平坦化可能な絶縁膜を厚く形成する。必要によっては、絶縁膜の形成とエッチバックを繰返し平坦化する。
【0021】実施例2以下、本発明の他の実施例を図により説明する。図3は本発明による多層配線の断面図であり、図4はその製造方法を示す図である。図4において、(a)、熱酸化SiO2 膜(2)800nmを形成したSi基板(1)上に、DCマグネトロンスパッタ法で基板と下部配線層の間の接着層となるW膜(3)50nm、下部配線層となるCu膜(4)700nm、スルーホール配線となるW膜(18)1000nmを順次形成する。次いで、(b)、ホトリソグラフィー技術によりこのW膜(18)にネガ型レジストでスルーホール配線用マスク層(19)を形成する。さらにホトリソグラフィー技術により、下部配線層パターンの転写されたポジ型レジスト層(20)を形成する。
【0022】次いで、(c)、ポジ型レジスト層(20)をマスクとしてCF4 ガスを用いるドライエッチング技術により、W膜(18)に下部配線層パターンを転写する。W膜(18)の加工が終了した後Arイオンミリング技術によりさらに、Cu膜(4)、W膜(3)まで加工し、下部配線層(21)まで形成する。次に、(d)、O2 アッシャ処理もしくは有機溶媒での洗浄によるポジ型レジスト層(20)除去の後、表面に残ったスルーホール配線用マスク層(19)をマスクとしてW膜(18)をCF4 ガスを用いるドライエッチング技術により加工し、スルーホール配線を形成する。ドライエッチングはCu膜(4)表面で止まるので、さらにArイオンミリング技術によりCu膜(4)を200nmミリングする。この工程でW膜(18)とCu膜(4)の最上部200nmがスルーホール配線(22)に加工される。
【0023】次に、(e)レジスト剥離液でネガ型レジストより成るスルーホール配線用マスク層(19)を除去した後、層間絶縁層としてECR−プラズマCVD法で、SiN膜(12)200nm、SiO2 膜(13)1600nmを形成する。最後に、(f)、CF4 ガスを用いたドライエッチング技術により、スルーホール配線(22)の表面が露出するまでSiO2 膜(13)、SiN膜(12)をエッチバックし、その上に上部配線層を形成する。この上部配線層上にさらに多層配線を形成する場合には、DCマグネトロンスパッタ法でSiO2 膜(13)と配線層の間の接着層となるW膜(23)50nm、配線層となるCu膜(24)700nm及びスルーホール配線となるW膜(25)800nmを順次形成し、(a)からの工程を繰り返す。
【0024】図5は本実施例で形成される配線の断面形状を示す図である。実施例1と同じく、スルーホール配線最下部の面積の方が最上部の面積より大きい。また、スルーホール配線側壁と下部配線層上面とのなす角(26)の角度は100°になっている(a)。スルーホール配線形成時に側壁を同時にエッチングすることにより、スルーホール配線側壁と下部配線層上面とのなす角の角度を常に90°より大きくすることができる。また、スルーホール配線中央付近に側壁のエッチングにより断面積が極小となる部分のあることも実施例1と変わらない。一方、(b)は2層構造のスルーホール配線の下層膜厚が大きい場合の形状である。断面積が極小となる部分(61)が2つになっている。ただしスルーホール配線が2層以上の積層構造であっても同一のマスクで加工するため、積層膜の間での合わせズレは生ぜず各層の断面は最下層の断面内に重なっている。
【0025】実施例3以下、本発明の他の実施例を図により説明する。図6は本発明による多層配線の断面図であり、図7はその製造方法を示す図である。図7において、(a)、熱酸化SiO2 膜(2)800nmを形成したSi基板(1)上に、DCマグネトロンスパッタ法で基板と下部配線層の間の接着層となるW膜(3)50nm、下部配線層となるCu膜(4)400nm、スルーホール配線となるW膜(18)1200nmを順次形成する。次いで、(b)、ホトリソグラフィー技術によりこのW膜(18)にネガ型レジストでスルーホール配線用マスク層(19)を形成する。さらにホトリソグラフィー技術により、下部配線層パターンの転写されたポジ型レジスト層(20)を形成する。
【0026】次いで、(c)、ポジ型レジスト層(20)をマスクとしてCF4 ガスを用いるドライエッチング技術により、W膜(18)に下部配線層パターンを転写する。W膜(18)の加工が終了した後、Arイオンミリング技術によりさらに、Cu膜(4)、W膜(3)まで加工し、下部配線層(21)まで形成する。次に、(d)、O2 アッシャ処理もしくは有機溶媒での洗浄によるポジ型レジスト層(20)除去の後、表面に残ったスルーホール配線用マスク層(19)をマスクとしてW膜(18)をCF4 ガスを用いるドライエッチング技術により加工し、スルーホール配線(22)を形成する。W膜(18)は完全にはエッチングせず、エッチング時間を調節し200nm残して加工を終了する。エッチングされなかったW膜(26)は下部配線層(21)の最上層となる。
【0027】次に、(e)レジスト剥離液でネガ型レジストより成るスルーホール配線用マスク層(19)を除去した後、層間絶縁層としてECR−プラズマCVD法で、SiN膜(12)200nm、SiO2 膜(13)1500nmを形成する。最後に、(f)、CF4 ガスを用いたドライエッチング技術によりスルーホール配線(22)の表面が露出するまでSiO2 膜(13)、SiN膜(12)をエッチバックし、その上に上部配線層を形成する。この上部配線層上にさらに多層配線を形成する場合には、DCマグネトロンスパッタ法でSiO2 膜(13)と配線層の間の接着層となるW膜(23)50nm、配線層となるCu膜(24)400nm及びスルーホール配線となるW膜(25)1200nmを順次形成し、(a)からの工程を繰り返す。図6は本実施例で形成される配線の断面形状を示す図である。実施例1、2と同じく、スルーホール配線最下部の面積の方が最上部の面積より大きいが、スルーホール配線が積層構造でない点が異なっている。
【0028】実施例4以下、本発明の他の実施例を図により説明する。図8は本発明によるAl多層配線の断面図であり、図9はその製造方法を示す図である。図9において、(a)、熱酸化SiO2 膜(2)800nmを形成したSi基板(1)上に、DCマグネトロンスパッタ法でW膜(3)50nm、下部配線層となるAl−1原子%Cu合金膜(27)400nm、エッチングストッパ層となるW膜(28)300nm、スルーホール配線となるAl−1原子%Cu合金膜(29)400nmを順次形成する。さらに、プラズマCVD法でスルーホール配線用マスク層となる窒化珪素(SiN)膜(7)300nmを形成する。次いで、(b)、ホトリソグラフィー技術及びCF4 ガスを用いるドライエッチング技術によりこのSiN膜(7)をパターニングし、スルーホール配線用マスク層(8)を形成する。さらにホトリソグラフィー技術により、下部配線層パターンの転写されたホトレジスト層(9)を形成する。
【0029】次いで、(c)、ホトレジスト層(9)をマスクとしてCCl4 ガスを用いるドライエッチング技術により、Al−1原子%Cu合金膜(29)及びW膜(28)に下部配線層パターンを転写する。次に、(d)、O2 アッシャ処理もしくは有機溶媒での洗浄によるホトレジスト層(9)除去の後、表面に残ったスルーホール配線用マスク層(8)をマスクとしてCCl4 ガスを用いるドライエッチング技術により、Al−1原子%Cu合金膜(29)を加工し、スルーホール配線を形成する。Al−1原子%Cu合金膜(29)に対しオーバーエッチングし、W膜(28)の膜中までエッチングし、W膜(28)は100−150nm残す。この工程で、Al−1原子%Cu合金膜(29)とW膜の一部(30)はスルーホール配線(31)に加工される。同時に、Al−1原子%Cu合金膜(27)及びW膜(3)は下部配線層パターンが転写されているAl−1原子%Cu合金膜(29)及びW膜(28)をマスクに加工され、W膜(3)、Al−1原子%Cu合金膜(27)及びW膜の一部(33)で構成される下部配線層(32)が形成される。
【0030】次に、(e)、層間絶縁層としてECR−プラズマCVD法で、SiO2 膜(13′)500nm、(13)800nmを2回に分けて形成する。ECR−プラズマCVD法には形成する絶縁膜を平坦化する働きがあり、基板上のSiO2膜厚が他の部分より厚くできる。最後に、(f)、CF4 ガスを用いたドライエッチング技術により、スルーホール配線(31)の表面が露出するまでSiO2 膜(13′)、(13)及びSiNより成るスルーホール配線用マスク層(8)をエッチバックし、その上に上部配線層を形成する。この上部配線層上にさらに多層配線を形成する場合には、DCマグネトロンスパッタ法でW膜(34)50nm、配線層となるAl−1原子%Cu合金膜(35)400nm、エッチングストッパ層となるW膜(36)300nm及びスルーホール配線となるAl−1原子%Cu合金膜(37)400nmを順次形成し、(a)からの工程を繰り返す。
【0031】実施例5以下、本発明の他の実施例を図により説明する。図10は多層配線の模式図及び断面図である。従来の多層配線(a)、(b)においては、下もしくは上下の配線層にマスクの合わせズレを保障するためにドッグボーン部(41)、(42)が設けられていた。それに対し本実施例(c)、(d)ではスルーホール配線と下部配線層がセルファラインで接続されるため、下部配線層にドッグボーン部が不要である。さらに、スルーホール配線の断面積は上部で小さくなるため合わせに余裕が生まれ、マスクの合わせ精度の高い場合には(d)のように上部配線層にもドッグボーン部が不要となる。
【0032】このように、従来に比べ配線層に余裕が生まれるため、配線数を増やしたり、配線幅を広げることが可能になり、パターンの微細化、高集積化に有利となる。そのため、サブミクロンオーダーの微細多層配線を使用する半導体集積回路素子に本発明の多層配線を適用することにより、従来以上の高集積化及び高信頼性を果たすことができる。また、本発明の多層配線では、配線材料にCn又はCn合金を使用でき、多層配線の信頼性を大幅に向上でき、配線抵抗を小さくできるため、半導体装置の配線に好適に使用でき、特に半導体装置の高速化に有効である。
【0033】
【発明の効果】本発明の構造によれば異種物質界面が下部配線層上面と同一面となることがなく、横方向の応力が直接界面にかかることがない。そのため、単に逆テーパ型のスルーホール配線を用いた従来の多層配線に比べ接続面の剥離による不良を大幅に減少でき信頼性を高めることができる。さらに、スルーホール配線の断面積が極小となる部分をスルーホール内に有する形状とすることで、その部分でスルーホール配線/層間絶縁層界面を固定し、上下へのズレを防止しスルーホール配線の剥離を防止することができる。一方、下部配線層とスルーホール配線を形成した後にその全体を覆う積層層間絶縁層を形成し、さらにこの層間絶縁層をまず下部配線層膜厚より薄い絶縁膜を形成し予め下にある配線層を保護及び固定した後、さらに平坦化層間絶縁膜を形成することにより、配線層に対するダメージを防ぎ、また異種の絶縁膜を使用することにより発生する応力の方向を分散し特定部位への応力の集中も防止している。
【0034】また、本発明による多層配線の製造方法では、基板上に下部配線層、スルーホール配線層を順次膜形成した後にパターニング工程によりスルーホール配線及び下部配線層を形成する。そのため、下部配線層とスルーホール配線との接続部は膜形成時にすでに形成されており、パターニング工程等での接続面の汚染、スルーホール配線のカバレジ不足等、従来接続部の信頼性低下の原因となっていた因子が存在せず、従来技術に比べスルーホール配線と下部配線層との接続部の信頼性が確保される。以上の点から本発明により、多層配線において、逆テーパ型のスルーホール配線を有しながら、しかもスルーホール配線と下部配線層との接続部の信頼性を確保し、同時にスルーホール周辺での配線と絶縁層との剥離を防止できる。
【0035】また、本発明の多層配線の製造方法では、下部配線層とスルーホール配線との接続部が膜形成時にすでに形成されていることから、表面の汚染層の除去が従来のAl配線の場合に比べ困難で、良好な電気的接続のとりにくいCuもしくはCu合金を配線材料に使用する多層配線の信頼性を大幅に向上できる。配線材料にCuを用いることにより、Al配線に比べ配線抵抗を小さくできるため、半導体装置の高速化にも効果がある。さらに、本発明による多層配線の製造方法では、スルーホール配線がマスクとして働くので、その下の下部配線層はエッチングされず、セルファラインが可能であり、下部配線層にはスルーホール配線との合わせのためのドッグボーン部はなくともよい。また、スルーホール配線と上部配線層との接続部の面積を小さくできるため、スルーホール配線と上部配線層の合わせにも余裕が生まれ、やはりドッグボーン部を小さくすることができる。このように、上下のパターン合わせに要する面積を小さくできるため、配線の高集積化に有利であり、特に高集積化の要求の強い半導体集積回路素子の製造に効果がある。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013