米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 株式会社日立製作所

発明の名称 プログラム内蔵装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開平6−12271
公開日 平成6年(1994)1月21日
出願番号 特願平4−167242
出願日 平成4年(1992)6月25日
代理人 【弁理士】
【氏名又は名称】小川 勝男
発明者 猪口 裕之
要約 目的
本発明は、ROMの内容を効率良く少ないピンで確認可能なプログラム内蔵装置を提供することに有る。

構成
上記目的を達成するため、プログラムROMをプログラムカウンタにて順次読出しROMコードのパリティ・ビットを発生する。全てのROMコードのパリティ・ビットを加算して製造時にレジスタに登録してあるROMコードパリティ・ビット総和と比較してプログラムROMコードの正常性確認を行う。
特許請求の範囲
【請求項1】プログラムカウンタ,プログラムROMから構成され、前記プログラムROMをチェックするためにプログラムカウンタによりプログラムROMの内容を順次アクセスしその内容のパリティ・ビットを生成する手段とこのパリティ・ビットを加算する手段と加算した結果を記憶する手段とパリティ・ビットの加算正常値と前記パリティ・ビット加算結果とを比較しその結果を外部出力する手段とを設けたことを特徴とするプログラム内蔵装置。
発明の詳細な説明
【0001】
【産業上の利用分野】本発明は、プログラム内蔵装置に関し、特に1枚のシリコン基板上にメモリ機能,命令実行機能,データ入出力機能などの多機能を搭載したシングルチップマイクロコンピュータの内蔵ROMの内容チェック容易化をおこなったプログラム内蔵装置に関する。
【0002】
【従来の技術】従来のプログラム内蔵装置としては、たとえば特開昭57−123455号公報に記載されるように、プログラムROMの内容を随時読出しテストする方法となっている。この方法は,ROMの内容をチェックする場合ROM読出しのためのピンを多ピン必要とし、さらにハードウェアにてチェックする場合ROMコードのビット幅だけコンペア回路を必要とする。
【0003】
【発明が解決しようとする課題】上記従来技術は、ROMの内容をテストするために多ピン必要でありROMコード全てを読みださなければならなく手間がかかるものであった。
【0004】本発明は、初期リセットするだけでROMの内容をチェックできその結果を1ピンだけで確認できる。このように本発明は、ROMの内容を効率良く少ないピンで確認可能なプログラム内蔵装置を提供することに有る。
【0005】
【課題を解決するための手段】上記目的を達成するために、プログラムROMをプログラムカウンタにて順次読出しROMコードのパリティ・ビットを発生する。全てのROMコードのパリティ・ビットを加算して製造時にレジスタに登録してあるROMコードパリティ・ビット総和と比較しプログラムROMコードの正常性確認を行う。
【0006】
【作用】前記したプログラム内蔵装置によれば、プログラムカウンタによりプログラムROMコードを順次読みだしパリティ・ビットを生成する手段によりパリティ・ビットを生成する。パリティ・ビットを加算する手段により順次パリティ・ビットを加算し結果を記憶する手段に格納する。前記パリティ・ビットを加算し結果を記憶する手段に格納したパリティ・ビット加算総和とパリティ・ビット加算正常値とを比較しその結果を外部出力する手段にて出力する。
【0007】
【実施例】図1は本発明の一実施例である。本実施例のプログラム内蔵装置は、たとえばシングルチップマイクロコンピュータのプログラムROMの内容をチェックするプログラム内蔵装置とされ、アドレスを計数するプログラムカウンタ1,プログラムカウンタ1をクリアする初期リセット信号300、命令コードを格納するプログラムROM6、エラー出力コントロールピン100がロウレベルのとき内部通常動作部にROMコードを供給するゲート7、プログラムROMコードのパリティを生成するパリティ・ジェネレータ8、パリティビットを随時加算する加算器9、加算結果を格納するレジスタa10、プログラムROM6の全てのROMコードのパリティの総和値をあらかじめマイクロコンピュータ製造時に格納しておくレジスタb11、レジスタa10及びレジスタb11の内容を比較するコンパレータ12、プログラムカウンタ1の最大値例えばプログラムROMが65,535バイトの場合16進値でFFFFの時出力が1となるAND回路5、AND回路5の出力をクロック入力にしエラー出力コントロールピン100の信号をデータ入力に初期リセット信号300をRESET入力にしたラッチ14とこの出力とコンパレータ12の出力信号の論理積を行うAND回路13、この出力であるエラー出力信号ピン200及び出力コントロールを行うエラー出力コントロールピン100からなる。今プログラムROM6のROMコードをチェックするために、エラー出力コントロールピン100及び初期リセット信号300にハイレベルを入力する。これによりプログラムカウンタ12をゼロにクリアし、またラッチ14の出力はローレベルとなる。その後初期リセット信号をローレベルにするとプログラムカウンタ1は内部クロックΦ1にて順次カウントアップされる。するとプログラムカウンタ1のアドレス値がプログラムROM6に供給され該当ROMコードを出力する。ゲート7はディセーブルされるので通常動作部にはROMコードは供給されずパリティ・ジェネレータ8のみに供給されパリティ・ビットを生成する。パリティ・ビットは加算器9にて順次加算されレジスタa10に格納しコンパレータ12はレジスタb11の内容と比較する。ここでプログラムカウンタ1が全てカウントアップしてプログラムROM6のROMコードを全てセレクトアウトしパリティ・ビット加算しない限りレジスタa10とレジスタb11は等しくならないのでコンパレータ12の出力はハイーレベルとなる。さらにAND回路5の出力は最後のカウンタ値例えばプログラムROM6が65,535バイトの場合16進値でFFFF以外はローレベルとなるのでラッチ14はエラー出力コントロールピンのハイレベルをラッチすることはできず出力ローレベルのままでありよってエラー出力信号ピンはロウレベルとなる。プログラムROM6の書き込み不良の場合パリティ・ビットの総和をレジスタa10に格納した時点でもコンパレータ12はレジスタb11とのアンマッチを検出しハイレベルを出力する。この時カウンタ2の出力は最後のカウンタ値例えばプログラムROM6が65,535バイトの場合16進値でFFFFとなりAND回路はハイレベルとなる。よってラッチ14はエラー出力コントロールピンのハイレベルをラッチしエラー出力信号ピン200はハイレベルとなる。プログラムROM6の内容が正常であればレジスタa10とレジスタ11bは等しいのでコンパレータ12の出力はローレベルとなりエラー出力信号ピン200はローレベル出力となり内蔵ROMの中身が正常であったことを示す。
【0008】
【発明の効果】本発明によれば、初期リセットするだけでプログラムROMコードを1ピンだけで確認できるのでROMコードのテストが容易になる。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013